摘要：為了解決混合信號系統(tǒng)中三種模塊：模擬、數(shù)字和存儲器接口之間存在的難以測試的問題，討論了一種模擬/數(shù)字一體化的測試技術(shù)，包括三種模塊的測試方法、系統(tǒng)測試的分塊、可測性設(shè)計(jì)（DFT）、自測試策略和方案等，并說明了互連測試和準(zhǔn)靜態(tài)電流I
DDQ測試法可為該項(xiàng)新技術(shù)提供有效的解決方案。
關(guān)鍵詞：混合信號系統(tǒng)；可測性設(shè)計(jì)；模擬測試總線；內(nèi)建自測試電路；系統(tǒng)芯片；超大規(guī)模集成電路
中圖分類號：TN407 文獻(xiàn)標(biāo)識碼：A
文章編號：1003-353X(2006)02-0127-05
1 引言
如今人類社會正處于這樣一個時代：通信和計(jì)算機(jī)的發(fā)展已經(jīng)形成了一個互助協(xié)調(diào)的混合體，通常稱之為多媒體，其中計(jì)算機(jī)處理的是數(shù)字信號，通信電路涉及的是模擬信號，故多媒體就是一個混合信號系統(tǒng)。這一發(fā)展給超大規(guī)模集成電路（VLSI）產(chǎn)業(yè)鏈測試業(yè)帶來了一大難題，因?yàn)榛旌闲盘栃酒械娜N模塊：模擬、數(shù)字和存儲器接口之間存在著難以測試的瓶頸問題，所以如何用這兩種信號和測試設(shè)備完成數(shù)/模混合系統(tǒng)的測試是VLSI測試業(yè)所共同關(guān)注的熱點(diǎn)問題之一。
不同的模擬和數(shù)字電路有著不同的故障行為，這就要求使用不同的測試方法。例如數(shù)字電路有兩種類型：存儲器和數(shù)字邏輯電路，二者的測試方法也不相同。因此，測試一個混合信號芯片分為模擬、數(shù)字邏輯和存儲器三個模塊進(jìn)行。這種分塊測試法意在得到直接進(jìn)入各個模塊的輸入/輸出模型，從而硬件測試可以使用邊界掃描法和模擬測試總線。測試中涉及了印制電路板（PCB）水平的芯片級應(yīng)用技術(shù)，目的是使PCB上工作的復(fù)雜的混合信號系統(tǒng)在單芯片上進(jìn)行測試。
檢測一個VLSI芯片的內(nèi)部信號是行不通的。以上分塊測試方案可同時從外部檢測各個模塊并觀測其響應(yīng)。這實(shí)為內(nèi)部電路測試（ICT），因?yàn)镮CT
可利用若干個外部檢測器，使自動測試設(shè)備（ATE）直接探測PCB上的芯片引腳，而所有探測硬件嵌入待測系統(tǒng)，且ATE只進(jìn)入外部I/O端口。整個系統(tǒng)測試需要同時分三步進(jìn)行：第一步，每個模塊（模擬、數(shù)字邏輯或存儲器）用各自的專門方法檢測；第二步，用相同的方案檢測模塊內(nèi)部和模塊之間的接口互連；第三步，檢測所有模塊與內(nèi)部連接的組合功能，即系統(tǒng)測試。盡管這種模擬/數(shù)字一體化測試方案現(xiàn)在還有待完善，但該方案已經(jīng)能夠較好地檢測出故障，使VLSI產(chǎn)品具有較高的成品質(zhì)量。
2 模/數(shù)一體化方案及分塊模塊的測試法
2.1 三重插入的模/數(shù)一體化測試方案
為了產(chǎn)生測試數(shù)據(jù)并比較所有響應(yīng)，不同模塊需要不同的測試源（測試圖形生成和激勵源等）和響應(yīng)分析儀器，這是由外部檢測設(shè)備來滿足測試需要的。然而，測試一個混合電路芯片，對應(yīng)于三個模塊就需有三個不同的外部檢測器。圖1是三個分塊模塊的混合電路測試框圖，由于該芯片中每個模塊都需要一個外部檢測器，故這種測試法稱為三重插入，其測試成本較高。目前一些測試商開發(fā)了一種超級檢測器，它合并了三個外部檢測器的功能，但現(xiàn)階段這種新檢測器的價格昂貴
[1,2]。
2.2 片上內(nèi)置DFT的模擬模塊測試法
模擬電路/器件是以它們的工作信號及其功能命名的，典型的有放大器、濾波器、A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器以及各種線性和非線性電路。它們的測試信號是單一頻率或多個頻率的沖激、階躍或周期性函數(shù)，可以在時域或頻域運(yùn)用電路理論獲得其響應(yīng)，經(jīng)過進(jìn)一步分析確定其轉(zhuǎn)換率、信-噪比、扭曲程度和線性度等性能指標(biāo)。在許多情況下，故障診斷用以處理模擬器件的超定額值。然而，模擬測試方法與數(shù)字測試法有著明顯的區(qū)別：一是模擬電路缺少已建好的故障模型；二是通常根據(jù)函數(shù)說明書測試模擬電路，針對元器件性能參數(shù)診斷其故障。
如今數(shù)字系統(tǒng)已經(jīng)開發(fā)出許多新技術(shù)來檢測數(shù)字電路，例如可測性設(shè)計(jì)（DFT）技術(shù)[3,4,8]
。然而，由于模擬電路輸入特性和輸出特性的限制，檢測混合電路中的模擬信號比較困難，換言之，模擬模塊的測試不是測量簡單的邏輯1、邏輯0，而是包括測試電壓、電流、頻率響應(yīng)和
s參數(shù)等。因此，模擬模塊中單一故障的影響可能通過電路傳輸，并破壞輸出電壓和輸出電流。圖2舉例說明了片上內(nèi)置DFT的模擬模塊的測試方法。
用于模擬電路的ATE包含功能發(fā)生器和信號分析單元，而數(shù)字ATE能夠按特定需要由外部數(shù)字信號處理器（DSP）提供功能發(fā)生器和信號分析單元。DSP是一種混合信號的VLSI設(shè)備，它先將模擬信號轉(zhuǎn)換為數(shù)字信號，進(jìn)行數(shù)字處理，然后再將數(shù)字信號還原為模擬信號。目前業(yè)界正在研發(fā)基于DSP的混合信號芯片的測試設(shè)備。
2.3 數(shù)字邏輯模塊的測試
數(shù)字邏輯電路由布爾類型與、或、非門和觸發(fā)器等組成，電路中所有信號均為二值變量。在CMOS技術(shù)中，布爾門和測試總線的功能轉(zhuǎn)換由晶體管開關(guān)控制，用來檢測出諸如晶體管開路或短路、橋接短路或延遲故障。現(xiàn)已有各種不同的技術(shù)和工具支持?jǐn)?shù)字邏輯的測試方法。但這種測試法與模擬電路測試方法有很大的區(qū)別。
對于數(shù)字電路，一方面I/O數(shù)字量均為二值變量，即使輸出量為單一位變量，也會引起被測電路（CUT）測試失敗，但這與數(shù)字信號的頻率響應(yīng)不同；另一方面，邏輯電路響應(yīng)必須在電平允許的容差范圍內(nèi)。因此，數(shù)字信號微小的量變會引起輸出數(shù)字位的量變，導(dǎo)致數(shù)字電路測試出錯。
2.4 存儲器模塊的測試
半導(dǎo)體存儲器的主體是存儲矩陣——數(shù)以萬計(jì)的存儲單元。此外，存儲器還有地址譯碼器和讀/寫控制電路等。典型的存儲器存放幾百位到幾百萬位信息，大部分混合信號系統(tǒng)都有存儲器模塊。因此，一塊PCB上可以有一個或多個存儲器芯片，許多芯片內(nèi)含嵌入式數(shù)字邏輯和模擬模塊的多個存儲器模塊
[4~6]。
常規(guī)的存儲器模塊測試包括對所有存儲單元進(jìn)行邏輯0和邏輯l的讀/寫操作。因?yàn)榇鎯w層面很緊密，存儲單元間粘連和數(shù)據(jù)滯留狀況時有發(fā)生，故常規(guī)測試也需要對全部存儲單元進(jìn)行檢測，檢查出存儲器模塊中的故障。
3 模/數(shù)一體化系統(tǒng)測試的操作
3.1 宏測試和互連測試
一個混合系統(tǒng)可以是單個VLSI芯片、多芯片組件（MCM）或由一個或多個PCB組成的被測系統(tǒng)。通常它們是上述三個模塊的混合體。若采用常規(guī)方法，則系統(tǒng)測試不可能檢測到每一只晶體管，主要是因?yàn)檫@樣測試時間太長，且難以分辨，導(dǎo)致故障誤診。復(fù)雜的故障問題不但會出現(xiàn)在混合信號系統(tǒng)中，而且也會發(fā)生于大型的純數(shù)字系統(tǒng)。
因此，宏測試方法經(jīng)常用于VLSI數(shù)字系統(tǒng)測試，它將系統(tǒng)分成可測模塊。所謂可測模塊是既可采用輸入測試，也可進(jìn)行輸出測試，或用其它測試法的模塊。同時系統(tǒng)具有從外部端口到每一模塊的I/O端口的可控路徑。
宏測試的生成形式由一系列宏共享測試路徑組成，這些路徑統(tǒng)稱為測試總線。通過使用測試控制電路，測試總線允許同時測試某些模塊。根據(jù)不同的模塊類型（模擬、數(shù)字邏輯或存儲器）選擇合適的測試法。所有模塊的測試完成后，可用其他測試方法進(jìn)行模塊之間的互連測試。
宏測試和互連測試可以檢測系統(tǒng)的所有元器件，但某些互連特性如信號延遲、D/A和A/D接口模塊不可能完全被檢測到，但至少完成了一定次數(shù)的測試，故這種操作可測試整個混合信號系統(tǒng)。
3.2 系統(tǒng)測試的可測性設(shè)計(jì)（DFT）
本文論及的待測系統(tǒng)包含所有三個功能模塊的單芯片，同樣也適用單個或多個模塊系統(tǒng)。一旦系統(tǒng)分塊完畢，邊界掃描結(jié)構(gòu)可以提供數(shù)字（模擬和存儲器）模塊的測試通路，如圖3所示。IEEE1149.1標(biāo)準(zhǔn)對其細(xì)節(jié)作出了規(guī)定。I/O端設(shè)置有觸發(fā)器（FFs），以構(gòu)成移位寄存器。信號TDI（測試數(shù)據(jù)輸入）、TDO（測試數(shù)據(jù)輸出）、TMS（測試模式選擇）、和TCK（測試時鐘）經(jīng)一測試控制電路提供測試操作信號。TMS和TCK為外部信號TDI和TDO與所有模塊的外部引腳相連。因此，任何測試輸入都可接于數(shù)字模塊或其輸出端，而不論系統(tǒng)中模塊的位置如何。
同理，測試模擬模塊也由這四種邊界掃描信號控制，IEEE
P1149.4混合信號測試總線提供了至少兩種模擬信號總線。一種模擬模塊的簡化測試方案如圖4所示。圖中兩個模擬模塊A和B之間相連，并設(shè)置了一根模擬測試總線（ATB），并有兩只晶體管VT1和VT2、兩只觸發(fā)器FF
l和FF2。這根總線至少需要兩根引線，測試時需要將輸入波形加載到模塊A和B上，同時在輸出端口作記錄。通過掃描觸發(fā)器FF
l和FF2之位置來控制VT1和VT 2導(dǎo)通與否，而邊界掃描提供了測試控制信號。
TMS信號用來將觸發(fā)器復(fù)位。當(dāng)FFl 和FF2為“00”時模塊A和B相連。FFl
和FF2的其他狀態(tài)由TDI和TCK掃描獲得，用以觀察模塊A的輸出或控制模塊B從測試總線上的輸入，或者將它處于懸浮狀態(tài)。
通常，ATB的引線數(shù)目與測試中同時應(yīng)用或觀察的I/O模擬信號數(shù)目相等。每一模擬模塊接有兩只晶體管和兩只觸發(fā)器，由它們控制觸發(fā)器與數(shù)字和模擬模塊的邊界掃描結(jié)構(gòu)相連。通過把TMS信號施加到測試模型中同時掃描觸發(fā)器中的相應(yīng)位。任一模擬模塊都能利用ATB測試，但須注意，測試中同時使用I/O信號時必須使用單獨(dú)的ATB引線。
3.3 自測試策略和方法
由于模擬模塊只有極少數(shù)I/O線，所以測試總線的應(yīng)用就顯得格外有限。相反地，數(shù)字模塊可能會有許多根I/O線。例如，一個模擬語音信號，當(dāng)它轉(zhuǎn)換成數(shù)字形式時需要16和32或更多的引線數(shù)，
以提高語音信號的準(zhǔn)確度。這樣數(shù)字模塊的測試總線接口就需用非常多的硬件。邊界掃描作為一種低成本的交換器提供了一系列數(shù)字模塊的入口，但因不是高速率測試，通過長掃描結(jié)構(gòu)轉(zhuǎn)換大量數(shù)據(jù)使測試效率較低。
對于數(shù)字邏輯和存儲器模塊來說，內(nèi)建自測試（BIST）法是一項(xiàng)有用的技術(shù)。在BIST技術(shù)中，被測電路（CUT）包含了測試發(fā)生器和響應(yīng)捕獲硬件。對于數(shù)字電路，測試信號由偽隨機(jī)向量發(fā)生電路或計(jì)算機(jī)產(chǎn)生。當(dāng)使用分塊測試和接口測試的同時，邊界掃描可以初始化電路并讀取數(shù)據(jù)。當(dāng)外部測試器不能使用時，許多模塊在較高時鐘頻率下啟用其自測試功能。而大多數(shù)ATE在較高的時鐘頻率下不能提供大量的數(shù)據(jù)。因此，BIST的技術(shù)優(yōu)勢在于占用外部測試數(shù)據(jù)少，且以并行、高速方式縮短了測試周期。
在應(yīng)用混合信號BIST方案時，通常信號的發(fā)生和分析由DSP來完成。DSP可以是系統(tǒng)的一部分，也可以是BIST法附加的。目前，模擬電路的BIST法不僅缺少通用性，而且硬件設(shè)備的使用開銷也較大。
4 整體測試方案的設(shè)計(jì)
4.1 測試步驟
混合信號系統(tǒng)的可測試設(shè)計(jì)（DFT）包括以下五步。
1）系統(tǒng)分塊
將待測系統(tǒng)分成模擬、數(shù)字和存儲器模塊。通常每種類型有幾個模塊。在高級語言測試設(shè)計(jì)中，三個模塊的功能分別描述之。因此，分塊不當(dāng)可能會造成與功能設(shè)計(jì)之間的沖突。
2）模塊的DFT
每一種模塊的DFT可以采用自測或外部測試方式，確定出模塊的自測或外部檢測方案。亦可設(shè)計(jì)出混合信號芯片的BIST方案。
3）測試入口的設(shè)計(jì)
邊界掃描測試和混合信號測試總線結(jié)構(gòu)為所有模塊提供了測試入口。設(shè)計(jì)時通過邊界掃描順序給數(shù)字（邏輯和存儲器）提供入口。另外，模擬模塊測試信號需實(shí)時進(jìn)入輸入口。而邊界掃描用來為測試中所有接口模塊的主I/O控制觸發(fā)器置位，以分離ATB總線。
4）啟動診斷功能 使用模塊測試，給分塊好
的模塊啟動內(nèi)部接口的互連測試和診斷功能。
5）開發(fā)系統(tǒng)測試 開發(fā)系統(tǒng)測試功能可在普通模式下進(jìn)行，并可檢測出系統(tǒng)功能及其測試周期。
上述方案的要點(diǎn)是從測試入口中分離出宏測試。由于數(shù)字邏輯和存儲器模塊由許多測試向量組成，測試信號串行進(jìn)入邊界掃描，所以測試速度將會減慢。但BIST法可以解決這一問題，因?yàn)榇郎y芯片全部模塊的10％~30％的區(qū)域均可使用BIST
法。
4.2 I/O端數(shù)表達(dá)式
模擬模塊的自測試并不常用，因?yàn)檫@些模塊只有少量的I/O端，只要建立了測試路徑，外部檢測器就能有效地對它實(shí)施測試。
系統(tǒng)測試通路需要另外的邊界掃描單元（掃描觸發(fā)器）和模擬入口單元，分別給每個數(shù)字和存儲器模塊I/O端和每個模擬內(nèi)部連接。因此，I/O端數(shù)的表達(dá)式如下
式中T是一個包含N個邏輯門的模塊I/O的端數(shù)，
K為2~4間的常數(shù)，指數(shù)a在0.5~0.67的范圍內(nèi)變動。存儲器模塊含有極少的端數(shù)，模擬模塊的端數(shù)也較少。通常，任何類型模塊的指數(shù)均設(shè)為0.5，另假設(shè)出芯片面積為A，由于模塊所占面積與N成正比，故可將端數(shù)T表示為
式（2）中k是另一常數(shù)。一般地說，測試通路面積與T成正比，并且硬件開銷由面積A劃分，因而硬件開銷正比于 ，這清楚地表明隨著模塊尺寸的增加，測試硬件開銷減小。原因是測試通路邏輯并不與外部輸入信號相連，而是與模塊的I/O信號相連。其它芯片面積為邊界掃描和模擬測試總線信號所用，這些信號可以送入芯片上所有模塊且具有固定數(shù)量的路徑，其開銷與對應(yīng)的掃描設(shè)計(jì)相似。當(dāng)總路徑面積變大時，路徑開銷數(shù)就會減小。
在設(shè)計(jì)中測試通路邏輯應(yīng)該在信號傳輸路徑上考慮測試延遲。然而，互連延遲的面積比PCB布線交換技術(shù)中的應(yīng)用面積小。如果需要檢測系統(tǒng)芯片（SOC），則測試通路結(jié)構(gòu)的延遲開銷就避免不了。通常，用于PCB的在線測試不能用于SOC的測試。因此，需要綜合考慮測試方案的經(jīng)濟(jì)性，以彌補(bǔ)其缺點(diǎn)。
5 結(jié)束語
1）本文介紹的模/數(shù)一體化的測試技術(shù)按照要求將待測系統(tǒng)分成三類宏模塊：模擬、數(shù)字和存儲器。邊界掃描和模擬測試總線結(jié)構(gòu)為每一種宏模塊提供直接的測試通路。
在混合信號系統(tǒng)的測試，特別是生產(chǎn)測試中，不可能分別用不同的儀器設(shè)備進(jìn)行模擬和數(shù)字測試，這在測試時間上是不容許的，因而測試設(shè)備必須具備模/數(shù)一體化測試的能力。增加了模擬測試功能的通用測試儀與單純數(shù)字測試系統(tǒng)相比，價格又高了很多。所以測試成本以及隨著器件尺寸縮小產(chǎn)生的測試能力限制問題，都使得模/數(shù)一體化測試技術(shù)和BIST法受到越來越多的關(guān)注[7~10]。
2）模/數(shù)一體化測試方法的缺點(diǎn)是模塊之間接口具有測試延遲。為了克服這一缺點(diǎn)，需要為混合信號設(shè)備開發(fā)一種制約延遲測試的方法。
欲尋求檢測接口制約延遲之法，就需要將可能測出的故障再現(xiàn)。這種故障與信號傳輸?shù)奈恢茫〞r間）有關(guān)，測試時需要通過邏輯器件增加傳輸波形。該上升、下降沿能夠作為模擬輸入的有效測試輸入，因?yàn)樗难舆t電路提供了頻率和相位的特征信息。因此，可以設(shè)計(jì)出一種同時適用于模擬和數(shù)字電路的延遲故障模型，以此作為混合信號設(shè)備的測試模型。用于相反的信號流程曲線圖中的模擬路線跟蹤方法也是開發(fā)這種測試的一種技術(shù)。
CMOS數(shù)字邏輯電路的故障一方面可以通過
IDDQ——準(zhǔn)靜態(tài)電流測試分析法來診斷，因?yàn)楫?dāng)該電流流過門電路時，只要是穩(wěn)態(tài)CMOS邏輯門電路中就無電流流過，特別是適當(dāng)選擇測試輸入可通過一些措施來增加電源電流IDDQ，因此
IDDQ測試法能夠檢測出許多故障；另一方面，動態(tài)電流反映了設(shè)備的性能，由于電流測量能夠解釋模擬電路中元器件的行為，所以
IDDQ測試分析技術(shù)在檢測模擬電路時非常有用，甚至對于功率測量也同樣有效。
3）本文描述的測試方法同樣也可用于知識產(chǎn)權(quán)產(chǎn)品（IP）核設(shè)計(jì)。IP核設(shè)計(jì)是內(nèi)部結(jié)構(gòu)虛擬的預(yù)設(shè)計(jì)模塊。假設(shè)IP核芯片測試存在或可從功能描述中導(dǎo)出，模IP核嵌于一塊芯片上ATB測試。數(shù)字邏輯或存儲器可采用BIST與邊界掃描相結(jié)合之法測試。然而，如果數(shù)字IP核具有可供的全速外部測試，則需要ATB提供測試的實(shí)時路徑，但同時對ATB的尺寸也提出了要求，因而增加了面積開銷。 |
