|
|
|
技術資訊中心 |
|
首頁-技術資訊中心
|
|
1 MCU簡介及發展趨勢
MCU(Micr0 Controller Unit)微控制器，又稱單片微型計算機簡稱單片機，是隨著大規模集成電路的出現和發展，將計算機的CPU、RAM、ROM、定時器和多種I/O接[j集成在一片芯片上，形成芯片級的計算機，為不同的應用場合做不同組合控制。
MCU按其存儲器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASH RO等類型，也可按其總線位數分為：4位、8位、16位、32位、64位等類型。目前，雖然隨著生產工藝和技術的進步，32位MCU的發展勢頭非常迅猛，但是從市場銷售來看，8位MCU的出貨量占到了55％以上，仍是MCU市場的主導產品。高集成度，多功能化，低成本以及小體積是MCU的發展趨勢。
現在的MCU大都集成RISC CPU CORE、ADC/DAC、ROM、FLASH、PLL電路等豐富的可供用戶使用的資源。(如圖1)
目前市場主流MCU已經成為一種數字、模擬混合在一起的混合信號芯片，MCU產品集成越來越多的模擬功能和新的外圍電路成為MCU產品發展的重要方向，同時，這種發展趨勢也對MCU的測試提出了新的要求。
2 MCU的測試技術
針對MCU集成度的提高，要求對其各功能模塊的進行全面測試，要求涵蓋廣泛的功能測試，這才能保證MCU芯片的可靠性及穩定性。
2．1 內置高性能RISC CPU的測試
內置高性能RISC CPU是MCU芯片的核心部分，低功耗高性能的RISC架構被廣泛的應用于目前MCU的設計，其發展的趨勢是：更高的執行指令速度，更為豐富的指令功能，更為方便實現的應用。
MCU內置具有能進行高速數據處理的CPU內核速度由早期的5 MHz提升至20 MHz以上，甚至已經達到200 MHz，MCU的高性能RISC CPU內核結構也從12或14位寬指令集擴展為16位指令集。
因此，對內置高性能RISC CPU的測試必然要求相應更快的測試速度及更為復雜龐大的測試用圖形文件，對測試設備而言也就是要求相應的高速測試速率和大容量的圖形發生器，即對測試系統的基本測試功能有較高的要求：
(1)測試系統的測試速率應至少高于100 MHz，相應的的最小測試速率(Rate)低于10 ns，才能在測試時確保被測芯片達到規定速度。
(2)測試系統的時間精度隨著測試速度的提高也越來越被關注，這是由于芯片的保證精度而必然要考慮的，至少保證1ns以上的系統定時精度。
(3)由于RISC CPU內核結構的指令集擴展，使得測試用圖形向量文件呈現增大趨勢，能保存測試圖形大容量的圖形發生器成為必要。現在測試系統中的圖形發生器容量一般均達到幾十M/Pin，甚至達到100M/Pin以上，以滿足龐大測試圖形的要求
2．2 內置ADC/DAC的測試
在MCU中常常集成多個高精度的數據轉換器(ADC/DAC)，以增加MCU芯片的模擬信號處理能力，一般位數為10bit或12bit，速度從幾百KHz至十幾MHz，這使得MCU的測試不單單是一種數字器件的測試，而是數字、模擬混合在一起的混合信號芯片的測試，測試系統需具有較高的混合信號測試精度。(見圖2、圖3)。
MCU內置ADC、DAC測試的測試參數主要有：
2．21 失調誤差(offset error)
ADC：其輸出代碼為0時的理想輸入模擬量與實際輸入模擬量的偏差。
DAC：其輸入代碼為0時DAC輸出模擬量與理想輸出的偏差。
2．22 增益誤差(gain error)
ADC：滿量程輸入時輸出代碼的誤差。
DAC：輸入代碼為最大時DAC實際輸出模擬量與理想輸出的偏差
2．23 微分非線性度(DNL)用于測量小信號非線性誤差
ADC：兩個轉換點之間的模擬輸入量之差減去1LSB值。
DAC：輸入代碼和其前一輸入代碼之間模擬量的變化減去1LSB。
2．24 積分非線性度(INL)
ADC：一個指定代碼實際輸入和傳輸函數線上理想輸入之間的偏移。
DAC：對一個輸入代碼所有非線性度的累計。
2．25 DAC的信噪比(SNR)
通過給DAC施加一個滿量程的正弦波數字代碼再分析其輸出波形頻率特性而得到的。
為了測試內置的ADC，要求測試系統具有高精度的信號發生器，產生測試波形(見圖4)，其最小分辨率應遠小于被測器件的1LSB，也就是說如果對12bit的ADC進行測試，測試系統的模擬信號發生器精度至少達到14bit以上，才能保證測試的準確性。
而對于內置DAC的測試而言，高速(采樣速度大于被測器件速度)高精度(位數高于被測器件的位數)的Digitizer也必不可少，才能正確實時地捕獲DAC的模擬輸出波形，再通過FFT等數學運算轉化到頻域范圍進行測試(見圖5)。
2．3 內置Memory的測試
MCU的內置存儲器主要有MASK(掩模)ROM，OPT(一次性可編程)ROM和Flash 3種類型。內置存儲器的廣泛使用要求測試系統具備存儲器測試能力，由于存儲器測試主要是依靠運行不同的算法圖形來確定出芯片的各種不同類型故障，不同于通常的功能測試，因此，存儲器測試專用的算法生成圖形文件發生器(ALPG)和對芯片FAIL進行實時準確記錄的地址失效存儲器(AFM)成為MCU芯片測試系統的必要組成部分。
MCU內置的存儲器主要完成CPU指令和用戶專用程序的存儲，其主要的發展方向是更大的存儲容量和更快的讀寫速度，因此與之相對應測試系統具備存儲器測試部分且應具備以下特點：
(1)高速且提供多種存儲器測試算法的算法圖形發生器(Algorithmic Patte Generator)；
(2)高速大容量的地址失效存儲器(Address Fail Memory)。
另外，比較MCU的內置存儲器的主要三種類型：MASKROM的MCU成本低，但程序在出廠時已經固化，OTPROM的MCU程序擁有一次性可編程能力，FALSH MCU的程序可以反復擦寫，靈活性很強，在響應終端用戶和市場變化方面和降低MCU因軟件代碼變化而閑置方面Flash MCU都有巨大的優勢，因此Flash MCU已經成為MCU的主流，其內置Flash Memory正向著更為可靠的數據保持期限、更高速度的擦除/寫入周期以及更大的flash容量這幾個目標發展，這使得對內置FlashMemoly的測試變得十分重要。對于Flash Memory測試而言，高速Match測試技術和防止過擦寫測試技術是測試的關鍵。
2．3．1 高速Match
由于Flash芯片的擦和寫的操作需要的時間很長，因此通常采取同測技術，而不同的芯片所用的時間差異也比較大，所以大部分Flash芯片都會有一個狀態位用來顯示芯片的擦寫狀態。通常在芯片完成擦/寫操作時，在狀態位上就會有實時的體現。而我們所說的Match就是偵測芯片狀態位變化的功能，在同測的時候通過Match檢測出那些已經擦寫成功的芯片，繼續進行下面的測試，這樣就避免了芯片之間的互相等待時間，提高了同測測試的效率。
2．3．2 防止過擦寫
F1ash芯片的存儲單元還有另一特性，就是如果對已經完成擦/寫操作的芯片再進行多次擦/寫操作(過擦寫)的話，就會導致芯片壽命的縮短。因此過擦寫保護也是Flash芯片測試時必不可少的功能。通過Match功能檢測出已完成擦/寫操作的芯片，在通過實時屏蔽(Real Time Inhibit)這個功能屏蔽掉加載到這些Match成功芯片上的擦/寫信號，從而起到過擦寫保護的作用。
2．4 內置內置PLL的測試
MPUJ芯片內部的時鐘部分都含有PLL(鎖相環)部分，通過鎖相環電路的工作，可以使外部時鐘的相位與內部時鐘的相位相符。
PLL的測試項目主要有頻率，Jitter，占空比等，其中Jitter的測試是PLL測試的重點和難點。Jitter又稱定時抖動，定義為數字信號在特定時刻相對于其理想時間位置的短時間的、非累積性的偏離。Jitter的產生是由多種因素引起的，很難徹底地消除，但是其應保證在一定的容忍范圍內，否則時鐘的Jitter將使芯片發生誤動作，降低芯片工作的穩定性和可靠性。Jitter的測試是對微小時間量(ps)的測量，通常對其測試采用的方法分為直接測量和間接測量，直接測量就是用測試系統的選通窗口進行Jitter的裕度界定，間接測量測試通過將微小的時間測試量轉換為電壓測試量，但是無論采用那種方法測試，都要求測試系統硬件具有ps級或更高測試精度的測試分辨率，才能得到精確的測試結果。
2．5 同時多芯片測試技術
由于市場的競爭異常激烈，降低MCU芯片的成本是保證價格競爭優勢的重要途徑之一，而降低產品上市前的測試成本是降低生產成本的重要環節，測試成本可以占到芯片生產總體成本的40％左右。因此，縮短單個芯片的測試時間，通過共用測試系統資源，實現多個芯片的同測功能，一般而言測試系統提供2～8個芯片的同測，如果在考慮到芯片和測試系統管腳數的情況下，可以在同樣的測試時間內盡可能地加大被測芯片的數量，這樣也就縮短了單位芯片的測試時間，從而降低單位芯片的測試成本。
如表1所示是MCU (20MHz)+ADC(10bit，3ch)+芯片測試時，單測和4同測的測試時間比較。兩者間測試時間基本相同，可以得出4同測時相當于單個芯片測試時間為7340÷4=l 835 ms/DUT。從而大幅降低了測試成本。
3 愛德萬測試的測試解決方案
Advantest在集成電路測試有著極其豐富的經驗，針對當今高速發展的半導體產品都有相應系列的測試系統進行對應。
對于目前市場增長的巨大潛力，呈現了高度集成化和多功能化趨勢的MCU芯片，T6500系列的測試系統就是一款功能完全可以滿足其測試要求且具有較高性價比的設備。其主要特點為：
(1)基本功能測試能力：500 MHz最高測試頻率，64 MW的圖形發生器(SQPG)容量，1024 pin的最大測試管腳(I/O pin)數，8ns的最小測試速率，±500 ps定時精度。
(2)存儲器測試能力：125 MHz的算法圖形發生器(ALPG)測試頻率，36 Mbit/28 pin的地址失效存儲器(AFM)容量。
(3)混合信號測試能力：16bit分辨率51．2 MHz頻率的波形發生器(VAFG)，512K×32bit 的125MHz的DCAP，4Gbit'32位*125MHz的數字波形發生器(DAW)，16bit*512Mps的模擬波形數字化儀(VAFD)。
(4)頻率Counter功能(MAX 200MHz/DUT)最小分辨率31．25ps。
(5)T6500測試系統可以提供多種同測方案，提高測試效率，降低測試成本：
①512CH T6500系統每個Device 64pin時的同測方法：
以單位64 Pin進行分割的系統同測(8DUT同測)
②512CH T6500系統每個Device 16pin時的同測方法：
FreePin assign同測方法(即ANY PIN同測)/Block內任意Pin分割(32DUT同測)
(6)T6500測試系統在軟件方面提供了圖形化的軟件操作系統Viewpoint，這個軟件系統集成了眾多的圖形化(GUI)工具(見圖8)，使對芯片的失效分析變得簡單而直觀。
綜合以上特點，T6500系列的測試系統完全可以對MCU進行全面、精確、高效、低成本的測試。
4 總結
MCU芯片技術不斷的發展，更高速率，更高集成度，更多功能的MCU器件不斷的涌現，對MCU芯片的測試技術也在隨著其發展不斷的提高和創新。
愛德萬測試一直致力于集成電路測試技術的開發與完善，愛德萬測試的測試系統以高穩定性、高精度以及高同測數等諸多優勢贏得了眾多世界知名的半導體生產廠商的青睞。隨著半導體產業的不斷發展，我們也會不斷的努力，旨在為客戶提供從設計到量產的完整測試解決方案，以及最完善的技術服務。
本文摘自《電子工業專用設備》
【進入論壇交流】 |
|
|
|
